基于物理模型的芯片供电网络电迁移分析验证与设计优化算法研究

As silicon technology advances to nanometer scale, the electromigration on metal interconnect becomes a critical problem against the chip reliability. Based on physics of electromigration on copper interconnect at nanometer technology node, this project proposes studies on the electromigration reliability of on-chip power supply networks which is most suspectiable to electromigration failure. Focused on the two key requirements : "Verify the chip design satisfy the electromigration reliability on power supply networks" and "facilitate robust chip design satisfying electromigration reliability on power supply networks", this project will address three key problems : Uncertainties for power supply networks electromigration analysis at early stage; co-optimization of traditional design objectives and electromigration reliability; redundance-aware statistical verification of electromigration on power supply networks. By developing the early-stage electromigration assessment algorithms for on-chip power supply networks, the electromigration-aware optimization algorithms of physical design for power supply networks and the statistical verification algorithm for electromigration reliability on power supply network, the research proposed in this project will help to assure the chip electromigration reliability and reduce the design iteration caused by electromigration. The proposed research have significant scientific meaning and practical value for establishing the failure model of electromigration on power supply network and for developing analysis/optimization methods for electromigration.

纳米工艺下金属互连线的电迁移问题已成为制约集成电路芯片可靠性最为关键的因素之一。本项目以芯片中电迁移问题最为严重的供电网络为研究对象，以纳米工艺下铜互连线电迁移的机理及物理模型为基础，围绕验证芯片设计是否满足供电网络电迁移可靠性要求以及辅助优化芯片设计以满足供电网络电迁移可靠性要求两个核心需求，按照“尽早发现电迁移可靠性问题，优化设计解决电迁移可靠性问题，准确分析验证电迁可靠性”的研究思路，针对早期不确定因素下供电网络电迁移分析、传统芯片设计目标与电迁移可靠性目标同时优化、考虑供电网络冗余性的电迁移统计分析等关键科学问题，研究早期设计阶段供电网络电迁移的分析算法，面向供电网络电迁移可靠性的物理设计优化算法，以及供电网络电迁移统计分析验证算法，达到保证芯片供电网络电迁移可靠性、减少设计迭代的目的。项目研究对建立芯片供电网络电迁移失效模型、发展电迁移的分析优化方法具有重要的科学意义和实用价值。

随着集成电路工艺进入7纳米及以下节点，电迁移已经成为制约芯片可靠性的重要因素。本项目以纳米工艺下铜互连线电迁移的失效机理及物理模型为基础，针对芯片中电迁移最为严重的供电网络，开展了电迁移辅助设计算法的研究。项目进展顺利，所取得的研究成果主要包括： 1) 提出了一种基于积分变换的电迁移应力求解及片上电源地线网络电迁移验证算法，该算法能够对供电网络上的典型互连线进行高效的电迁移应力求解，并在此基础上实现了供电网络电迁移失效时间的分析验证。该方法有效改进了电迁移应力解析求解算法，使得对全芯片供电网络电迁移分析速度比传统算法提升4倍以上； 2) 提出了一种基于特征函数的互连树电迁移快速分析算法，该算法能够对一般互连树上的电迁移瞬态应力进行高效求解，在不损失精度的前提下比传统有限差分算法有10倍至100倍的速度提升； 3) 提出了一种基于特征函数方法的多层次、自适应的全芯片供电网络电迁移可靠性分析算法，该算法建立了电迁移瞬态应力与电流密度频域分布的内在联系，采用自适应方法显著地降低了特征函数方法以及积分变换方法中所需的特征函数阶数，进一步提升了电迁移物理模型的求解效率。通过上述对电迁移模型求解的谱方法方面的深入研究，率先提出了一系列基于特征函数的电迁移分析算法，这些方法具有计算效率高、求解精度可控、适宜于并行化、能够计算解析形式电迁移应力等优点。总的来说，项目圆满完成，达到了预定目标。

内容获取失败，请点击重试