硅基横向集成功率器件版图三维曲率效应的建模及消除技术研究

The curvature effect of the 3-D layout may result in device failure in the lateral integrated power device on Silicon substrate. Yet, no practical solutions have been proposed. Aiming to such a predicament, an innovative research focuses on the theoretical model, device structure design/optimization, and process flow are to be explored in this project. 1). A 3-D layout-induced curvature effect model is proposed. Using which, the mechanism of 3-D layout effect on the forward- and reverse- characteristics of the lateral power device has been revealed for the first time. Furthermore, an effective and practical tool is proposed to provide designing and optimizing guidance. 2). A novel 3-D Variable Doping device with drift region curvature radius self-adaptive structure is proposed to diminish both the layout-induced off-state electric field crowding and on-state current gathering. The breakdown and on-state characteristics are improved simultaneously. So that, the BFOM value can be boosted more than 100%. 3). A novel ion implantation process with 2-D window array is proposed. Such methodology achieves 3-D Arbitrary Variation Doping without adding any process complexity on widely used VLD technique. Moreover, the fabrication and tests of novel device structures are developed after the design of CMOS compatible process. This project theoretically unveils the physical mechanism of the 3-D layout-induced curvature effect in Lateral Power Devices. Such technique ushered in a new solution to solve 3-D curvature effect thoroughly. From the perspective of process, this work also expands and enriches the VLD technique. Therefore, this project has important value both in theoretical significations and in application potential.

在硅基横向功率器件中，版图三维曲率效应问题会引起器件失效，而目前尚无好的解决方案。本项目针对该问题，从理论模型、器件结构和工艺方案三方面开展创新研究。1）首次提出版图三维曲率效应理论模型，揭示版图三维曲率效应影响耐压特性和导通特性的物理机制，为器件结构设计提供依据。2）提出随漂移区曲率半径变化而自适应变化的三维变掺杂新器件结构，完全消除版图曲率效应引起的关态电场集中和开态电流集中，同时改善击穿特性和导通特性，把BFOM优值提高1倍以上。3）提出一种二维窗口阵列离子注入工艺新方案，在不增加传统横向变掺杂工艺复杂度的情况下，形成任意漂移区杂质浓度三维分布，而后设计CMOS兼容工艺并开展新器件结构的研制和测试。本项目在理论上揭示了横向功率器件版图三维曲率效应的物理机理，在技术上为彻底解决版图三维曲率效应开辟了途径，在工艺上丰富和推广了横向变掺杂技术，具有重要的理论意义和应用价值。

作为集成电路技术的一个重要分支，功率集成技术近十年来发展迅速，而智能制造、智能控制、智能交通等技术的发展对功率集成技术提出了新的要求。作为功率集成电路的核心器件——横向集成功率器件，要同时承受高的关态电压和大的开态电流，其可靠性至关重要。击穿，无论是关态击穿还是开态击穿，都是导致器件可靠性下降和失效的最常见形式。如何在保证低导通电阻的同时使器件仍然拥有高击穿电压就显得非常有挑战性，半导体器件工作者们为此付出了长期的努力。针对横向功率器件版图效应导致的器件击穿失效问题，本项目从新解析模型、新器件结构和新工艺技术三方面开展创新研究，解决了硅基横向功率器件性能的版图依赖性问题，提高器件工作的可靠性。所提出的任意漂移区掺杂分布横向功率器件的版图三维曲率效应新模型不同于常见的一维或二维模型，而是针对任意漂移区杂质分布的横向集成功率器件，从三维Poisson方程的解析入手，建立普适的版图曲率效应模型，新模型为探讨版图三维曲率效应的物理机理和寻求彻底消除方案提供了思路，是半导体功率器件击穿理论的完善和拓展。进而提出的自适应曲率变化的三维变掺杂漂移区横向功率器件新结构，不同于常见的一维线性或平方根横向掺杂分布，该结构的漂移区杂质分布是在上述曲率效应模型的基础上提出的，是一种新型漂移区杂质分布。研究表明，该结构不仅可以彻底消除版图三维曲率效应，并同时降低了导通电阻、增加跨导和饱和电流、推迟准饱和效应，是半导体功率器件耐压结构的创新和发展。在此基础上，提出了一种制备三维变掺杂漂移区杂质分布的二维窗口阵列离子注入工艺新方案，在不增进任何工艺复杂度的情况将横向变掺杂技术由一维推广到三维，并完全兼容CMOS工艺，是半导体功率器件变掺杂工艺技术的丰富和扩展。最终，完成工艺设计和版图设计，研制三维变掺杂技术的新型LDMOS。性能指标为：击穿电压600V，最大电流1A，其BFOM优值比相同结构的常规器件提高60％。

内容获取失败，请点击重试