超低待机功耗快速唤醒的微控制器关键技术研究

结题报告

项目介绍

AI项目解读

基本信息

批准号：
61474022
项目类别：
面上项目
资助金额：
92.0万
负责人：
杨军
依托单位：
东南大学
学科分类：
F0402.集成电路设计
结题年份：
2018
批准年份：
2014
项目状态：
已结题
起止时间：
2015-01-01 至2018-12-31

项目参与者：
柏娜；刘新宁；王琛；曹鹏；戚隆宁；蔡志匡；王镇；胡方强；
关键词：
低功耗近阈值传感器网络

项目摘要

As Wireless Sensor Network (WSN) becomes more and more popular in several fields, lower standby power and higher real-time property becomes the most important factors in WSN MCU design. Multi-voltage and sleep mode is widely used in the traditional WSN processor to achieve low power implementation of WSN node.But its wakeup time （nearly 100ms） is too long for many applications. So the noval low wakeup time and low standby power in WSN MCU is the most important research area in academic and industy. Compared with FeRAM based design techniques proposed by NEC, a new standby mode which is based on sub-threshold and near-threshold circuit is proposed in this project. Three key technologies are explored: the optimal energy efficiency modeling and optimal standby power supply voltage、standard cell library design with low delay variation、low power SRAM cell which is patented by US/EU.A test chip will be designed with TSMC 90nm E-Flash technology, and it will demostrates the potential of super low standby power (~uW) and fast wakeup time (~uS).

随着传感器网络（WSN）应用日益广泛，对节点微控制器（MCU）提出了更高要求：更低待机功耗和更高实时性。传统MCU处理器多采用多电压域和关机态实现功耗控制，但存在实时性差、切换功耗大等缺点，新型低待机功耗和快速唤醒的WSN MCU在学术界和工业界引起了广泛关注。区别于NEC等公司提出的基于铁电存储器（FeRAM）的技术路线，本项目提出了基于亚阈值/近阈值电路的待机态取代传统关机态的新思路，将实现微瓦（uW）级待机功耗和微秒（uS）级唤醒时间。围绕该目标，项目将突破三项关键技术：最优能效建模及最佳待机工作电压优化、低延时抖动的宽电压(0.3V~1.2V)标准单元和低功耗宽电压SRAM（已经获得美国/欧盟等国际专利）。在此基础上，基于TSMC 90nm E-FLASH工艺设计验证芯片，实现超低待机功耗和待机态快速唤醒，从而为WSN MCU探索一种新的研究思路。

结项摘要

研究背景与内容：面向无线传感网对微控制器MCU的低功耗和实时应用需求，主要研究了待机态 MCU 功耗最优化建模、宽电压低功耗SRAM 设计、宽电压低延时抖动标准单元设计等三项关键技术，实现一款40nm低待机功耗快速启动的MCU 芯片原型，初步验证了采用近阈值/亚阈值电路待机态代替关机态的技术路线，在保持微瓦级（uW）待机功耗的同时实现微秒（us）级快速唤醒的可行性，为下一阶段研究奠定了基础。.重要结果与关键数据：提出了双采样推测型SRAM读设计方法，发表在集成电路旗舰期刊JSSC。面向低电压存储器读速度极慢的业界公认难题，提出低电压SRAM的双采样推测型读设计方法（DS-SBVR），相比于Intel、密歇根大学等方案，最低工作电压下降~200mV，SRAM读性能提升了78%。突破了SRAM读“始终正确”且“固定延时”的传统思路，首次提出并验证双采样推测型读方法，在读SRAM时动态监测BL/BLB摆幅，调节读时序控制，实现“弱”存储单元推测性读（不一定正确）和确认型读（延时不同）两次采样。.研究进展：发表SCI论文11篇，其中IEEE期刊论文8篇，顶级会议1篇，申请专利7项，培养培养已毕业硕士研究生10人。其代表性论文有三篇：①双采样推测型SRAM发表在集成电路旗舰期刊论文（IEEE Journal of Solid-State Circuits）1篇，是该期刊中国第二篇SRAM论文，第一篇低电压SRAM论文；②极低功耗可见光定位算法与芯片发表在IEEE Communications Surveys and Tutorials，该期刊是IEEE旗下所有122个SCI期刊中排名第一，SCI影响因子达到20以上；③存储器计算被集成电路奥林匹克会议ISSCC顶级会议录用论文，是有史以来中国大陆第一篇被ISSCC存储器主题录用的论文。.应用情况：研发的标准单元和存储器经过了代工厂的考核并投入应用，部分基础单元已经交付我国知名的集成电路企业并商用。