高效能众核异步微处理器设计关键技术研究

Nowadays, the microprocessor market is approaching the many-core era. The number of cores on a single chip increases exponentially. However, the power and the on-chip interconnection problem are still bottlenecks for the continuing developments of the many-core microprocessors. Compared with synchronous circuits, asynchronous circuits have several advantages, e.g, low-power, better EMI, high modularity, etc. Using asynchronous circuits may naturally solve the problems faced today by the designers of many-core microprocessors. It is a certain tend that the asynchronous circuits will be widely used in the future many-core microprocessors. Driven by the problems in the many-core developing progress, we will do the researches on the key techniques of many-core asynchronous microprocessors in this project. Our aim is to combine the power advantage of asynchronous circuits with the abundant computing resources in many-core microprocessors to achieve a high power-efficient microprocessor system. We will mainly focus on the following subjects: high power-efficient many-core microprocessor architecture and computing model; high power-efficient asynchronous circuit design methods; high power-efficient single-core asynchronous microprocessor design; high power-efficient asynchronous network-on-chip; power-efficiency estimation and optimization of many-core asynchronous microprocessors, etc. At the end, a prototype system of many-core asynchronous microprocessor will be designed to prove the efficiency of our methods. The research on this project will provide both theoretical and practical basis for the design of future high power-efficient many-core microprocessors.

目前，微处理器发展已经开始进入众核时代，单个芯片上处理器核的数目呈现指数增长，然而功耗问题和互连问题一直是制约众核微处理器发展的瓶颈问题。异步电路相比同步电路而言具有功耗低、电磁兼容性好、模块化程度高一系列优势，可以从根本上解决当前众核微处理器研究遇到的一些问题，在未来众核微处理器发展过程中引入异步技术已成必然趋势。本课题将针对众核微处理器的功耗问题和互连问题，研究众核异步微处理器设计关键技术，目的在于将异步电路的低功耗优势与众核微处理器丰富的计算资源优势结合，建立高效能的众核异步微处理器原型系统。本项目将针对高效能的众核异步微处理器体系结构与计算模型、高效能的异步电路设计技术、高效能异步单核微处理器设计技术、高效能异步片上网络、众核异步微处理器效能评估与优化等展开深入研究，最终实现众核异步微处理器原型。本项目的研究将为高效能众核微处理器的研究与实现提供坚实的理论和技术基础。

在众核时代，提高微处理器性能的同时保证低功耗设计是众核微处理器设计中需要考虑的关键问题。传统的微处理器电路实现方式一直采用同步电路，然而随着半导体工艺发展，越来越多的设计问题开始在同步电路设计过程中凸显。而异步电路相比同步电路而言具有功耗低、电磁兼容性好，模块化程度高一系列优势。本课题针对众核微处理器的功耗问题和互连问题，研究众核异步微处理器设计关键技术。目的在于将异步电路的低功耗优势与众核微处理器丰富的计算资源优势结合，建立高效能的众核异步微处理器原型系统。本项目主要针对高效能的众核异步微处理器体系结构与计算模型、高效能的异步电路设计技术、高效能异步单核微处理器设计技术、高效能异步片上网络、众核异步微处理器效能评估与优化等展开深入研究。取得了如下成果：1）研究了高效能众核异步微处理器体系结构及计算模型，提出了一种异步众核并行流体系结构。2）研究高效能异步片上网络技术，提出了一种异步片上网络延迟无关容错设计和一种基于异步数据触发体系。3）研究片上网络底层硬件设计，提出了一种高效的容错片上网络路由器设计和实时路由算法。本课题所突破的关键技术能够广泛用于高效异步众核处理器的设计与实现中, 为未来高性能处理器的发展奠定了理论和技术基础。本课题全面完成了研究计划。

内容获取失败，请点击重试