集成电路安全隐患检测的理论与方法

The IC security vulnerabilities such as hardware trojans are the major security threats to the information system. Security vulnerabilities may occur during using third-party IP cores, EDA tools, and import chips, during overseas manufacturing, and so on. Thus, it is urgent to study the theory and the method of testing IC security vulnerabilities. For addressing the two key scientific issues, effective testing theory for complex IC security vulnerabilities and effective testing method under high integration and severe process variation, this project studies: (1) the testing theory of IC security vulnerabilities, (2) pre-silicon testing method of hardware trojan, (3) post-silicon testing method of hardware trojan, and (4) testing method of counterfeit chip. A prototype system on security chips and micro-processors is constructed to verify the proposed theories and methods of IC Security Vulnerability Testing. The expected achievements include: (1) a multi-level collaborated testing theory of IC security vulnerabilities, (2) a dynamic and static collaborated pre-silicon testing method of hardware trojan, (3) a process variation aware testing method of post-silicon hardware trojan, and (4) a process variation based testing method of counterfeit chip. This project will propose innovation methods, critical techniques, and core intellectual properties for effectively testing the IC security vulnerabilities, and improve the researches and applications of IC security vulnerability testing.

集成电路安全隐患（如硬件木马）是威胁信息系统安全的重要来源，在使用第三方IP核、EDA工具和进口芯片，集成电路境外投片等环节，都可能产生安全隐患，研究其检测理论与方法刻不容缓。本项目针对“复杂多样的安全隐患有效检测理论”和“集成度高、工艺偏差大的背景下有效检测方法”两个关键科学问题，研究：（1）集成电路安全隐患的检测理论；（2）硅前硬件木马检测方法；（3）硅后硬件木马检测方法；（4）伪造芯片检测方法。构建原型系统，针对安全芯片和微处理器，对集成电路安全隐患检测的理论与方法进行验证。预期成果包括：（1）多层次协同的集成电路安全隐患检测理论；（2）动静态协同的硅前硬件木马检测方法；（3）面向工艺偏差的硅后硬件木马检测方法；（4）基于工艺偏差的伪造芯片检测方法。本研究将为集成电路安全隐患的快速和准确检测，提供创新方法和关键技术，形成核心知识产权，推动集成电路安全隐患检测的研究和应用。

集成电路是构建信息系统的基石，集成电路安全隐患是威胁信息系统安全的重要来源。集成电路安全隐患泛指隐藏于集成电路内部的部分电路，在一定情况下可被激活、执行、利用，直接导致信息系统工作异常、或信息被窃取、篡改，威胁信息系统的安全。集成电路安全隐患主要包括设计漏洞、硬件木马和恶意伪造芯片。本项目围绕集成电路安全隐患的检测理论与方法开展研究，重点开展了硬件木马和伪造芯片检测方法研究，并探索了设计漏洞检测方法，发表论文130余篇，其中一些重要创新成果包括：1）提出了多层次协同的集成电路安全隐患检测理论，不仅涵盖集成电路生命周期的不同环节，如设计阶段和指令执行阶段等，也涵盖集成电路安全威胁的不同来源，如侧信道攻击、故障注入攻击、DVFS攻击等。针对现有基于低触发概率的硬件木马检测方法和基于模拟验证的检测方法，提出了硬件木马检测的灰色地带理论。2）提出了基于电路信号特征和基于代码书写风格的硅前硬件木马检测方法。前者利用多级特征分析，构建触发器级和组合逻辑级的数据流图、在组合逻辑级定量计算信号翻转概率，用于协同定位硬件木马。后者通过分析代码书写风格，建立语言模型来检测在设计代码中异常植入的硬件木马代码。3）提出了基于侧信道的硅后硬件木马检测方法。为了解决工艺偏差对检测结果的噪音干扰，提出稀疏门级分析技术，将硬件木马检测问题转换为求解欠定线性方程组问题，并通过在设计中嵌入工艺扰动测试电路，利用先验分布和少量实测，通过贝叶斯推理最大后验估计获得整个芯片的工艺扰动空间分布。4）提出了基于物理不可克隆函数(PUF)的伪造芯片检测方法。PUF的输入输出映射关系由芯片在制造过程中的工艺偏差所决定，由于工艺偏差不可预测、不可控制、不可物理克隆，因此，PUF可以成为每个芯片独一无二的电子指纹。基于上述研究成果，构建了硬件木马检测平台和PUF攻防检平台，旨在为保障集成电路乃至上层信息系统的安全保驾护航。

内容获取失败，请点击重试