Development Framework of VLSI Circuits and Systems Free from Hardware Trojans

无硬件木马的超大规模集成电路和系统开发框架

基本信息

批准号：
22H04999
负责人：
永田真
金额：
$ 123.14万
依托单位：
Kobe University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (S)
财政年份：
2022
资助国家：
日本
起止时间：
2022-04-27 至 2027-03-31
项目状态：
未结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-22H04999/
关键词：
半導体集積回路 VLSI設計法ハードウェアセキュリティハードウェアトロージャン暗号化・復号ハードウェアトロイ VLSI 暗号モジュールゼロ抑制型決定グラフ回路物理量電気的フィンガープリント HT検証

项目摘要

本研究はセキュリティを脅かす不正な振る舞いを引き起こすハードウェアトロイ(HT)を検知・特定して回避するHTフリーVLSIシステム構築基盤の確立と実証を目指している．令和4年度の研究成果を以下にまとめる．(1) 「回路仕様とHDLコードを変換する形式記述の策定」に関して，フロントエンド設計において回路仕様および任意の論理回路記述（HDL記述）を取り扱う統一的な形式的記述の策定に向けて，ZDD（ゼロ抑制型決定グラフ）による定式化を候補手段として，回路仕様とHDL記述の形式記述への変換ソフトウェアのプロトタイプを構築し，同手段の適性を確認した．(2) 「HDLとGDSにおいて強い相関を示す回路物理量の抽出」に関して，VLSIチップの静的な特徴量であるトランジスタレベルの物理レイアウトデータ（GDSデータ），および動的な特徴量として回路の消費電流に基づく積分電荷量に着目し，多様な動作シナリオ（入力データ等）の摂動に対して高感度の応答特性が得られることを，シミュレーション及びVLSIチップの計測実験により確認した．(3) 「システムレベルでの電気的フィンガープリントの抽出」に関して，電子機器のデザインデータを用いて，HTが実装されていない状態における，電気的フィンガープリントをシミュレーションベースで抽出する手段を構築した．また，VLSIチップが実装される位置から電磁信号を励振し，そのレスポンスを時間・周波数領域で取得し，電気的なフィンガープリントを抽出する実験環境を構築した．(4)　「HTフリーVLSIシステム設計・検証フレームワークの構築」に関して，VLSIシステム設計段階におけるHT挿入パターンについて探索するとともに，研究代表者と研究分担者および国内外の研究協力者による共同研究推進体制を構築した．いずれも，HTフリーVLSIシステム構築基盤の基礎となる研究の取組と学術成果である．

本研究旨在建立并演示一个无HT的VLSI系统构建平台，该平台可以检测、识别和避免导致威胁安全的未经授权行为的硬件木马（HT）。 2020财年的研究成果总结如下。（1）关于“用于转换电路规范和HDL代码的形式化描述的制定”，ZDD使用（零抑制决策图）制定作为候选手段，我们构建了用于将电路规范和HDL描述转换为形式化描述的原型软件，并证实了该方法的适用性。 (2)关于“提取HDL和GDS之间表现出强相关性的电路物理量”，晶体管级物理布局数据(GDS数据)是VLSI芯片的静态特征，而电路消耗是动态特征。基于电流的积分电荷量，我们通过模拟和VLSI芯片测量实验证实，可以获得对各种操作场景（输入数据等）的扰动高度敏感的响应特性。 (3) 关于“系统级电气指纹的提取”，我们利用电子设备的设计数据构建了一种基于模拟的方法，用于在未实现 HT 的状态下提取电气指纹。我们还创建了一个实验环境，在其中从 VLSI 芯片安装位置激发电磁信号，获取时域和频域响应，并提取电指纹。（4）关于“构建无HT的VLSI系统设计/验证框架”，我们将在VLSI系统设计阶段探索HT插入模式，并与主要研究者、共同研究者和国内研究人员建立联合研究推进体系和国际研究合作者。所有这些都是研究成果和学术成果，构成了无HT VLSI系统建设基础设施的基础。