A verification of One-dimensional degenerate model in Monte-Carlo simulation of SRAM

SRAM蒙特卡罗模拟中一维简并模型的验证

基本信息

批准号：
22K11963
负责人：
牧野博之
金额：
$ 2.08万
依托单位：
Osaka Institute of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2022
资助国家：
日本
起止时间：
2022-04-01 至 2025-03-31
项目状态：
未结题

项目摘要

令和4年度は、第一段階としてSRAMの書き込み動作における一次元縮退モデルの妥当性の検証に注力した。一次元縮退モデルが成立する理由として、記憶回路を構成する6個のトランジスタのうちの特定のものが動作不良に対して支配的に効いていることが推測されるため、まず6個のトランジスタのしきい値電圧(Vth)を個別にばらつかせたモンテカルロシミュレーション(MC)を行った。その結果、支配的に効く2つのトランジスタを特定することができたが、いずれの不良率も6個のトランジスタをばらつかせた実際の不良率より小さく、個々のトランジスタのばらつきだけでは説明がつかないことが判明した。この結果に基づいて理論的考察を進め、上記二つのトランジスタのVthの相対的なずれが一定以上になった際に書き込み不良が起きることを突き止め、上記二つのVthの確率分布から、畳み込み積分によって不良率の分布を算出する式を導出した。この式は一次元のガウス分布となっており、一次元縮退モデルが成立することが示されたが、式から算出される不良率は6個のトランジスタをすべてばらつかせた場合の不良率よりも大きく、式の精度が不十分であることが分かった。そこで、さらなる高精度化の検討を行い、この誤差が二つのトランジスタの不良に対する動作限界の違いに起因することを突き止め、動作限界をそろえる一種の正規化を行うことで、新たな不良率の分布式を導出した。この式は、分布が一次元であることを示すとともに、6個のトランジスタをすべてばらつかせた実際の不良率とよく一致することが確かめられ、目標としていた一次元縮退モデルの妥当性が示された。本研究成果は、2022年度電気関係学会関西連合大会において発表した。なお、研究に当たっては回路シミュレータとしてHSPICE(Synopsys社製)を導入することにより、高精度の回路シミュレーションを実施した。

在 2020 财年，作为第一步，我们重点验证 SRAM 写入操作的一维简并模型的有效性。一维简并模型之所以成立，是因为构成存储电路的六个晶体管中的某一晶体管对故障具有主导作用，其中阈值电压（Vth）为蒙特卡罗模拟（MC）。因人而异。结果，我们能够识别出两个主要有效的晶体管，但两者的故障率都低于六个晶体管的实际故障率，这不能仅用单个晶体管的变化来解释。 t。基于这个结果，我们从理论上进行考虑，发现当上述两个晶体管的Vth的相对偏差超过一定程度时，就会发生写入失败。从上述两个Vth的概率分布，我们计算得出。计算缺陷率分布的公式。该公式具有一维高斯分布，并且已经表明一维简并模型成立，但是根据该公式计算出的缺陷率高于当所有六个晶体管变化时的缺陷率。公式的准确性不够。因此，我们研究了进一步提高精度的方法，发现这个错误是由两个故障晶体管的工作极限差异引起的。通过执行一种使工作极限相等的归一化，我们能够创建一个新的缺陷推导了比率分布。该公式表明分布是一维的，并且还证实了当所有六个晶体管都变化时，它与实际故障率非常匹配，证明了我们所追求的一维简并模型的有效性。。这项研究的结果已在 2022 年关西电气协会联合会会议上公布。在本研究中，我们使用HSPICE（Synopsys公司制造）作为电路模拟器来进行高精度的电路模拟。