Study on Interconnect Integrity in Three Dimensional VLSI Systems

三维VLSI系统互连完整性研究

基本信息

批准号：
23360156
负责人：
NAGATA Makoto
金额：
$ 12.31万
依托单位：
Kobe University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (B)
财政年份：
2011
资助国家：
日本
起止时间：
2011-04-01 至 2014-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-23360156/
关键词：
電子デバイス集積回路三次元デバイスシリコン基板ノイズ電源供給インテグリティ信号インテグリティ電源配線ネットワークシリコン貫通ビア電源ノイズ電源供給網基板ノイズオンチップモニタミックストシグナルVLSI アンプ電源網 A/D変換器

项目摘要

Interconnect integrity was studied for three dimensional VLSI systems, with a special focus on the electrical coupling between through silicon vias (TSV) and a silicon substrate. A prototype chip of three dimensional (3D) chip stacking was developped, measured, and analyzed for the experimental and analytical understanding, and showed that power and substrate noise coupling in a 3D interconnect was strongly dependent on the physical placements of TSVs in a chip and the operating frequency of circuits in a 3D system as well. The measurements were performed by using on-chip noise monitor and on-chip noise emulator circuits. The analysis was theoretically pursuied with an equivalent circuit involving 3D interconnect systems and a silicon susbtrate. The measurements and analysis agree well with the frequency dependency of noise coupling in a 3D prototype VLSI chip. This work was under the international collaborative research agreements between IMEC (Belgium) and Kobe University (Japan).

研究了三维 VLSI 系统的互连完整性，特别关注硅通孔 (TSV) 和硅衬底之间的电耦合。为了实验和分析理解，开发、测量和分析了三维 (3D) 芯片堆叠的原型芯片，结果表明 3D 互连中的功率和衬底噪声耦合强烈依赖于芯片中 TSV 的物理布局，并且3D 系统中电路的工作频率也是如此。测量是通过使用片上噪声监视器和片上噪声仿真器电路来执行的。从理论上讲，该分析是通过涉及 3D 互连系统和硅基板的等效电路进行的。测量和分析与 3D 原型 VLSI 芯片中噪声耦合的频率依赖性非常吻合。这项工作是根据 IMEC（比利时）和神户大学（日本）之间的国际合作研究协议进行的。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

三次元積層LSIチップにおける基板ノイズの層間評価

三维堆叠LSI芯片中基板噪声的层间评估

DOI：
发表时间：
2012
期刊：
影响因子：
0
作者：
高木康将;荒賀佑樹;永田真;Geert Van der Plas; Jaemin Kim; Nikolaos Minas; Pol Marchal; Michael Libois; Antonio La Manna; Wenqi Zhang; Julien Ryckaert; Eric Beyne
通讯作者：
Eric Beyne

A Nano-Watt Power CMOS Amplifier with Adaptive Biasing for Power-Aware Analog LSIs

用于功率感知模拟 LSI 的具有自适应偏置的纳瓦功率 CMOS 放大器

DOI：
发表时间：
2012
期刊：
影响因子：
0
作者：
Yumiko Tsuruya; Tetsuya Hirose; Yuushi Osaki; Nobutaka Kuroki; Masahiro Numa;Osamu Kobayashi
通讯作者：
Osamu Kobayashi

低電圧カレントミラー回路を用いた高精度ナノアンペア電流源

采用低压电流镜电路的高精度纳安电流源

DOI：
发表时间：
2012
期刊：
影响因子：
0
作者：
北村準也; 廣瀬哲也; 大崎勇士; 黒木修隆; 沼昌宏
通讯作者：
沼昌宏

Measurements and Analysis of Substrate Noise Coupling in TSV based 3D Integrated Circuits

基于 TSV 的 3D 集成电路中衬底噪声耦合的测量和分析

DOI：
发表时间：
2014
期刊：
影响因子：
0
作者：
Yuuki Araga; Makoto Nagata; Geert Van der Plas; Pol Marchal; Michael Libois; Antonio La Manna; Wenqi Zhang; Gerald Beyer; Eric Beyne
通讯作者：
Eric Beyne

適応バイアス技術を用いた超低電力CMOS オペアンプの評価

使用自适应偏置技术评估超低功耗 CMOS 运算放大器