量子コンピューティングのためのシュタルクアトムチップの設計・加工に関する研究

量子计算斯塔克原子芯片的设计与制造研究

基本信息

批准号：
06J11292
负责人：
長藤圭介
金额：
$ 1.79万
依托单位：
The University of Tokyo
依托单位国家：
日本
项目类别：
Grant-in-Aid for JSPS Fellows
财政年份：
2006
资助国家：
日本
起止时间：
2006 至 2008
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-06J11292/
关键词：
レーザー冷却量子コンピューティングシュタルクアトムチップ電場トラップ MEMSプロセス要求機能設計磁場チップフォトリソグラフィサファイア基板ダブルマスクプロセス光ファイバガイドシリコンフォトダイオードアレイ電場トランスファジョンソンノイズ磁場ローディング

项目摘要

今年度は,トラップサイトを複数有するアトムチップの加工とそれを用いたレーザー冷却原子のトラップ実証を目標として進めた.複数のトラップサイトを持つことで,隣同士の原子で量子エンタングルメントの可能性がある.この実証のためにトラップ電極間隔10μm,トラップサイト数を19とした.実験手順は下記の通りである. (1)チップ上空でレーザー冷却,(2)レーザーピンセットでチップ上空1mmに輸送,(3)磁場チップを用いてシュタルク電極内へ輸送,(4)シュタルクトラップ,(5)チップ裏面から高NAで原子を観察する.この手順を満たすために要求機能を抽出した.FR1:シュタルク電極の裏を光学的にフリーにする,FR2:チップ上空20mmの位置にレーザー冷却可能なチップサイズであること,FR3:シュタルク電極に安定にプローブ光を照射できること,FR4:電極加工精度の4つである.この要求機能を満たすための高精度に加工するために,SOI(Silicon-on-insulator)を基板としたMEMSプロセスを用いた.裏面エッチングにより電極下をフリーにする(FR1),チップ幅は18mm(FR2),シュタルク電極の横に光ファイバを設置し先端から遷移波長のレーザーを照射する(FR3),EBリソグラフィとDeep-RIEを用いる(FR4).FR4については,FEMによる電場計算と粒子シミュレーションにより,加工精度2%未満にする必要があることが分かった.以上の設計方法により実際に加工し,磁場チップと一緒に組み立て,真空チェックを行った.光ファイバからレーザーを照射し,電極の端で散乱したノイズをEB-CCDで検討した.

今年，我们的目标是制造具有多个陷阱位点的原子芯片，并用它来演示激光冷却原子的捕获，多个陷阱位点增加了相邻原子之间量子纠缠的可能性。电极间距为10μm，陷阱位点数量为19。实验过程如下。 (1) 芯片上方的激光冷却，(2) 使用激光镊子传输到芯片上方 1 mm，(3) 使用磁场尖端传输到 Stark 电极，(4) Stark 陷阱，(5) 来自芯片的高 NA观察芯片的背面。提取所需的函数以满足此过程。FR1：斯塔克电极背面的光学观察有四个要求：FR2：允许在芯片上方 20 mm 的位置进行激光冷却的芯片尺寸，FR3：能够用探测光稳定地照射 Stark 电极，FR4：电极加工精度，以便进行高加工。精度满足功能，SOI（绝缘硅ator）作为基板。背面蚀刻留下电极下方的区域（FR1），芯片宽度为18mm（FR2），在Stark电极旁边安装光纤，从尖端发射具有过渡波长的激光. 照射 (FR3)，使用 EB 光刻和 Deep-RIE (FR4)。FR4根据电场计算和使用FEM的粒子模拟，发现加工精度需要低于2%。我们使用上述设计方法实际加工它，将其与磁性芯片组装在一起，并进行真空检查。从光纤照射激光，使用EB-CCD检查在电极末端散射的噪声。