極低消費電力デバイスを目指したＳｂ系トンネルトランジスタの開発

针对超低功耗器件的锑基隧道晶体管的开发

• 批准号: 17J08214
• 负责人: 後藤 高寛
• 金额: $ 1.22万
• 依托单位: The University of Tokyo
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2017
• 资助国家: 日本
• 起止时间: 2017-04-26 至 2019-03-31
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-17J08214/
• 关键词: トンネルトランジスタ; 化合物半導体; MOS構造; トンネルトランジスタ; 化合物半導体; MOS構造

極低消費電力ロジックLSI用のデバイスとして期待されているGaAsSb/InGaAsヘテロ構造トンネルFETの素子実証および、その電気特性を決めている物理機構を明らかにするため2次元TCADシミュレーションを行った。MOMBE法でInP基板上にp-GaAsSb/i-InGaAs層を成長させたヘテロエピウエハを評価し、貫通転位のない非常に平坦な膜を成長できていることを確認した。このエピウエハを用いてAl2O3ゲート絶縁膜を用いた縦型TFETを作製し、その素子動作を実証した。ID-VD特性に負性微分容量(NDR)が確認出来たことから、駆動電流はトンネル電流が支配的であることが分かった。GaAsSb/InGaAs TFETの電気特性向上のため、ソース不純物濃度、不純物の空間分布、組成の空間分布などの物理分析を行った。その結果、組成のヘテロ接合近傍での変化幅は10 nm未満であり、不純物の急峻性も11 nm/decと気相成長中の不純物としては非常に急峻であることが分かった。さらに、2次元TCADシミュレーションを駆使して、これら構造パラメータ、p-GaAsSb中にドープされたBeの濃度、および、その濃度変化の急峻性、GaAsSb/InGaAs界面の組成の急峻性がTFETの電気特性に与える影響を明らかにし、実測の分析結果によって電気特性を定量的に説明することに成功した。さらに、組成と不純物の空間分布では、不純物の空間分布の方がより支配的であること、60 mV/decを実現するためにはEOTのさらなる低減、不純物濃度の増加、ソース不純物プロファイルの急峻性の向上であることを明らかにし、TFETの電気特性向上のための指針を明確化した。

进行了二维TCAD模拟，以演示GAASSB/INGAAS异质结构隧道FET的装置，该隧道隧道Fets预计将是超低功耗逻辑LSI的设备，并阐明确定其电气特性的物理机制。评估了通过MOMBE方法在INP底物上生长P-Gaassb/I-Ingaas层的杂种ePiwafer，并确认可以将无螺纹脱位的非常平坦的膜延长。使用此Epiwafer，制造了使用AL2O3门绝缘膜的垂直TFET，并展示了设备操作。由于可以在ID-VD特征中确认负差分电容（NDR），因此发现隧道电流占主导地位。为了提高GAASSB/INGAAS TFET的电性能，进行了物理分析，例如源杂质的浓度，杂质的空间分布以及组成的空间分布。结果，发现在异性结附近的组成变化范围小于10 nm，并且杂质也为11 nm/dec，在蒸气期生长过程中对于杂质来说非常陡峭。此外，通过使用二维TCAD模拟，我们揭示了这些结构参数的影响，在p-gaassb中掺杂的浓度，浓度变化的突然性以及GAASSB/INGAAS界面界面组成的突然性对TFET和TFET的电气质量的构图以及实际质量属性的质量构图，并实现了这些属性。此外，就杂质的组成和空间分布而言，杂质的空间分布更为主导，为了实现60 mV/dec，有必要进一步降低EOT，增加EOT，增加杂质浓度，并提高源杂质的清晰度，并阐明改善TFET的电气性能的指南。