非同期式回路を対象とした動作合成・最適化手法に関する研究

异步电路行为综合与优化方法研究

基本信息

批准号：
18700047
负责人：
SAITO Hiroshi
金额：
$ 2.41万
依托单位：
The University of Aizu
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2006
资助国家：
日本
起止时间：
2006 至 2008
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-18700047/
关键词：
非同期式回路動作合成束データ方式

项目摘要

本研究では、制約のあるC言語記述より、束データ方式による非同期式回路の論理設計を自動合成する動作合成手法を提案した.また、提案手法をべ一スとした設計支援CADプロトタイプをプログラミング言語JAVAを用いて開発した。このため、非同期式回路の設計手法を熟知していない設計者でも、扱えるC言語の構文と合成される回路モデルさえ理解すれば、非同期式回路を容易に実現することが可能である。

在本研究中，我们提出了一种行为综合方法，该方法使用来自约束C语言描述的捆绑数据方法自动综合异步电路的逻辑设计。我们还使用编程语言基于所提出的方法开发了设计支持CAD原型。使用JAVA。因此，即使是不熟悉异步电路设计方法的设计人员，只要了解C语言的语法和要综合的电路模型，也可以轻松实现异步电路。

项目成果

期刊论文数量（0）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

数据更新时间：{{ journalArticles.updateTime }}

DOI：
{{ item.doi }}
发表时间：
{{ item.publish_year }}
期刊：
{{ item.journal_name }}
影响因子：
{{ item.factor }}
作者：
{{ item.authors }}
通讯作者：
{{ item.author }}

数据更新时间：{{ journalArticles.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ monograph.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ sciAawards.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ conferencePapers.updateTime }}

作者：
{{ item.author }}

数据更新时间：{{ patent.updateTime }}

SAITO Hiroshi其他文献

Optimization Methods during RTL Conversion from Synchronous RTL Models to Asynchronous RTL Models

同步RTL模型到异步RTL模型RTL转换过程中的优化方法

DOI：
10.1587/transfun.2020vlp0004
发表时间：
2020
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
SEMBA Shogo;SAITO Hiroshi;TATSUOKA Masato;FUJIMURA Katsuya
通讯作者：
FUJIMURA Katsuya

Implosion and heating experiment of shell target with cone for Fast Ignition at ILE, Osaka (Invited)

大阪ILE 锥体快速点火壳靶内爆及加热实验（特邀）

DOI：
发表时间：
2007
期刊：
影响因子：
0
作者：
SHIRAGA Hiroyuki;NAKAI Mitsuo;AZECHI Hiroshi;SHIGEMORI Keisuke;SAKAIYA Tatsuhiro;JHONG Jiayong;OHTANI Kazuto;WATARI Takeshi;LEE Myongdok;TAKEDA Kazuo;SAITO Hiroshi;HOSODA Hirokazu;ARIKAWA Yasunobu;TANABE Minoru;INUBUSHI Yuichi;FJIOKA Shinsu
通讯作者：
FJIOKA Shinsu

Study on an RTL Conversion Method from Pipelined Synchronous RTL Models into Asynchronous RTL Models

流水线同步RTL模型到异步RTL模型的RTL转换方法研究

DOI：
发表时间：
2021
期刊：
影响因子：
0
作者：
SEMBA Shogo;SAITO Hiroshi
通讯作者：
SAITO Hiroshi

A Design Method for Designing Asynchronous Circuits on Commercial FPGAs Using Placement Constraints

一种利用布局约束在商用 FPGA 上设计异步电路的设计方法

DOI：
10.1587/transfun.2020vlp0006
发表时间：
2020
期刊：
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences
影响因子：
0
作者：
OTAKE Tatsuki;SAITO Hiroshi
通讯作者：
SAITO Hiroshi