特定用途向きマイクロプロセッサのキャッシュメモリ構成手法に関する研究

专用微处理器高速缓存配置方法研究

基本信息

批准号：
07780294
负责人：
佐藤淳
金额：
$ 0.64万
依托单位：
Tsuruoka National College of Technology
依托单位国家：
日本
项目类别：
Grant-in-Aid for Encouragement of Young Scientists (A)
财政年份：
1995
资助国家：
日本
起止时间：
1995 至无数据
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-07780294/
关键词：
ハードウェアソフトウェア・コデザイン高位合成設計自動化

项目摘要

本研究では,特定用途向きマイクロプロセッサのキャッシュメモリを構成する手法に関する研究を行った.はじめに,ハードウェア/ソフトウェア協調設計システムPEAS-IのサブシステムであるCPUシミュレータに機能の追加を行い,アプリケーションプログラムの実行履歴をトレースして得られた情報をキャッシュメモリシミュレータを使用して解析するシステムの構築を行った.予備実験としてキャッシュメモリシミュレータを使用して,キャッシュメモリの構成(キャッシュメモリのサイズ,連想数,ブロックサイズ,方式等)を変えた場合のアプリケーションプログラムのキャッシュヒット率を計測した.次に,PEAS-Iシステムを使用してレジスタサイズの指定を変えて生成されたキャッシュメモリを実装していないCPUコアのデザインとキャッシュメモリを実装した場合の性能の必要を行い,要求されるハードウェア量と性能のトレードオフを検討し,特定用途向きマイクロプロセッサのキャッシュメモリの構成を決定するための定式化手法の検討を行った.ハードウェア資源とのトレードオフを考慮したキャッシュメモリの構成手法に関する検討を行ったが,キャッシュメモリの使用を前提としたソフトウェア開発システムの実現およびキャッシュメモリの自動合成システムの実現は今後の課題である.

在这项研究中，我们研究了一种为特定应用配置微处理器高速缓存的方法。首先，我们向CPU模拟器添加了功能，CPU模拟器是软硬件协同设计系统PEAS-I的一个子系统，并且用它来编程应用程序是通过跟踪执行历史来获得的。我们构建了一个使用高速缓存模拟器分析信息的系统。作为初步实验，我们使用高速缓存模拟器来更改高速缓存配置（高速缓存大小、关联数、块大小、方法等）。应用程序缓存命中率接下来，我们设计了一个没有实现高速缓冲存储器的CPU内核，它是通过使用PEAS-I系统改变寄存器大小规范而生成的，并评估了实现高速缓冲存储器时的性能要求，我们考虑了高速缓冲存储器数量之间的权衡。所需的硬件和性能，并确定特定应用程序的微处理器的高速缓存大小。我们研究了一种确定高速缓冲存储器的配置的公式化方法。我们研究了一种考虑与硬件资源的权衡的高速缓冲存储器的公式化方法。自动高速缓冲存储器合成系统的实现是未来的挑战。