高密度3次元実装技術による超高速電子システム構築手法の研究

利用高密度3D封装技术的超高速电子系统构建方法研究

• 批准号: 05F05617
• 负责人: 青柳 昌宏
• 金额: $ 1.54万
• 依托单位: National Institute of Advanced Industrial Science and Technology
• 依托单位国家: 日本
• 项目类别: Grant-in-Aid for JSPS Fellows
• 财政年份: 2005
• 资助国家: 日本
• 起止时间: 2005 至 2006
• 项目状态: 已结题
• 来源: https://kaken.nii.ac.jp/grant/KAKENHI-PROJECT-05F05617/
• 关键词: 3次元積層パッケージ; インターポーザ; 分布定数線路構造; 電磁界解析シミュレータ; モーメント法; 誘電特性; ベクトルネットワークアナライザ; ストリップライン構造; Momentum法

コンピュータ等に使用されるCPUのLSIチップはムーアの法則に従って集積度が増大し、その動作周波数はGHzレンジに達している。しかし、その動作周波数に対するコンピュータ等電子機器の体感スピードの増加は徐々に少なくなってきている。これはLSI動作速度の増大に対して、LSIチップ間の接続やLSIパッケージなどのシステム全体の動作周波数が100MHz程度であることから、その動作速度の向上が著しく遅れているためである。その動作速度の向上を妨げる原因として、LSIチップ間接続およびLSIパッケージの配線長や配線遅延の増加や、高周波伝送による損失が原因となっている。そこで本研究では、システム速度向上のために、配線長の縮小のためのミクロンサイズの配線構造を、配線遅延の減少のための低誘電率な絶縁膜材料を、高周波伝送による損失低減のための伝送配線構造を用いたLSIチップ間接続及びLSIパッケージ用接続基板(インターポーザ)を用いて、LSIチップを3次元的に密に積層接続し、非常に短い距離でチップ間を電気接続することで、従来に比べて高速・高周波で動作可能な超高速電子システム技術の開発を行った。はじめに、このインターポーザの設計において、10Gbpsの超高速デジタル信号伝送のための配線構造設計手法の確立を目指し、従来の配線構造とは異なるミクロンサイズの分布定数線路構造を、電磁界解析手法のひとつである、モーメント法による電磁界解析シミュレータを用いて設計を行った。多層微細配線インターポーザ内の伝送線路について、10Gbpレベルの高速信号伝送を可能とする線路設計の最適化を行い、その設計に基づいて試作した多層微細配線インターポーザにより、最大13.5Gbps高速信号伝送の実証に成功した。またさらに、伝送線路の設計において重要なパラメータである絶縁材料の誘電特性を線路形成に使われる薄膜状態で測定評価できる手法の開発を行った。シリコン基板上に測定対象の薄膜絶縁材料を挟み込んだ微小なコンデンサを形成し、その誘電特性をマイクロ波ベクトルネットワークアナライザで複素インピーダンスを測定評価し、その値を用いて電磁界シミュレーションにより、未知の誘電特性を求めるものである。微小コンデンサのインピーダンス計算に縁端効果を考慮することで、精密なコンデンサの特性評価が可能となり、従来測定が困難であった低誘電率特性を有する絶縁材料のマイクロ波周波数領域(最高30GHzまで)の誘電特性について、精密な測定評価が可能となることが分かった。

计算机中使用的CPU LSI芯片的集成度按照摩尔定律不断提高，其工作频率已达到GHz范围。然而，计算机等电子设备的感知速度相对于其工作频率的增加正在逐渐下降。这是因为，包括LSI芯片和LSI封装之间的连接在内的整个系统的工作频率约为100MHz，明显落后于LSI工作速度的提高。阻碍工作速度提高的原因包括LSI芯片和LSI封装之间的互连长度和互连延迟的增加以及高频传输造成的损耗。因此，在本研究中，为了提高系统速度，我们将开发微米级的布线结构以减少布线长度，低介电常数绝缘膜材料以减少布线延迟，以及材料以减少因高频传输而造成的损耗。采用传输布线结构的LSI芯片通过使用LSI封装连接板（内插器）将LSI芯片以三维层的方式连接并在极短的距离内进行电连接，可以比以前开发出更高速度和更高频率的超高速电子。系统技术。首先，在设计该中介层时，我们的目标是建立一种用于10 Gbps超高速数字信号传输的布线结构设计方法，并使用电磁场分析方法创建了微米级的分布式恒定线路结构，即与传统的布线结构不同，该设计是使用某种电磁场分析模拟器使用矩量法进行的。我们优化了多层细布线内插器中传输线的线路设计，以实现10Gbp级别的高速信号传输，并使用基于此设计原型的多层细布线内插器，我们演示了高达13.5Gbps 成功了。此外，我们开发了一种方法来测量和评估用于形成线路的薄膜状态的绝缘材料的介电性能，这是传输线设计中的重要参数。在硅基板上形成夹着待测薄膜绝缘材料的微型电容器，通过使用微波矢量网络分析仪测量复阻抗来评估其介电特性，并使用该值进行电磁场模拟以研究未知的它寻求介电特性。通过在计算微电容器阻抗时考虑边缘效应，可以准确评估电容器的特性，并且以前难以测量的低介电常数绝缘材料的微波频率范围（高达30 GHz）变得我们发现可以精确测量和评估 的介电性能。

项目成果

Extracting Method of High-Frequency Dielectric Characteristics for Low-k Material Using Micro Thin Film Capacitor

利用微型薄膜电容器提取Low-k材料高频介电特性的方法

• 期刊: Japanese Journal of Applied Physics (印刷中)
• 作者: Jun So Pak;Katsuya Kikuchi;Hirotaka Oosato;Hiroshi Nakagawa;Masahiro Aoyagi
• 通讯作者: Masahiro Aoyagi

Band-Stop Filter Effect of Power/Ground Plane on Through-Hole Signal Via in Multilayer PCB

多层 PCB 中电源/接地平面对通孔信号过孔的带阻滤波器效应

• 发表时间: 2006
• 期刊: IEICE Transactions of Electronics Vol.E89C No.4
• 作者: Jun So Pak;Masahiro Aoyagi;Katsuya Kikuchi;Joungho Kim
• 通讯作者: Joungho Kim