超微細LSIにおける遅延変動要因を考慮した静的遅延解析手法の開発

考虑超精细LSI延迟变化因素的静态延迟分析方法的开发

基本信息

批准号：
14750261
负责人：
橋本昌宜
金额：
$ 2.11万
依托单位：
Kyoto University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Young Scientists (B)
财政年份：
2002
资助国家：
日本
起止时间：
2002 至 2003
项目状态：
已结题

项目摘要

電源線ノイズを考慮した静的遅延解析法の研究を行った。各論理ゲートごとに供給される電源電位が異なる場合に、効率的にゲート遅延計算が行える手法を考案した。入力波形の電位と論理ゲートに供給されている電源電位をそろえる手法を用いることで、変数が少ないゲート遅延モデルを利用することができるようになった。このとき、出力波形が変化しないように電位変換前後での電流比から容量を調節する。実験により、精度よく遅延計算が可能であることを確認した。配線のRLC抽出に用いる周波数について研究を行った。周波数が高くなると表皮効果などの影響により、配線特性は周波数依存性を持つ。周波数依存性のある配線特性を単一周波数でモデル化するためには、信号伝播特性に支配的な影響を与える抽出周波数を適切に選ばなくてはならない。本研究では、配線長から抽出周波数を決定する手法を提案した。提案する代表周波数を用いて配線をモデル化することで、様々な配線構造と入力パルスに対して精度の高い波形の再現が可能であることを実験的に確認した。タイミング解析における等価ゲート入力波形について検討を行った。一般的にゲート入力波形の形状は2つの基準電圧を通過する時刻差で表し、信号到着時刻は電源電圧の50%点を通過する時刻としている。しかしこの従来法ではクロストーク、抵抗性容量遮蔽効果、インダクタンスなどのVDSMプロセスにおいて発生する諸問題に対処することができない。そこで50%点を通過する時刻にとらわれずに等価波形を求め、伝播させる遅延計算法を考察した。本手法によりVDSM問題に起因する遅延誤差を大幅に改善することができる。

我们研究了考虑电源线噪声的静态延迟分析方法。我们设计了一种当提供给每个逻辑门的电源电位不同时有效计算门延迟的方法。通过使用将输入波形的电势与提供给逻辑门的电源电势对齐的方法，现在可以使用变量较少的门延迟模型。此时，根据电位转换前后的电流比调整电容，使输出波形不发生变化。通过实验，我们证实了精确的延迟计算是可能的。我们对用于互连 RLC 提取的频率进行了研究。随着频率增加，由于趋肤效应等效应，布线特性变得与频率相关。为了使用单一频率对频率相关的布线特性进行建模，有必要适当地选择对信号传播特性具有主要影响的提取频率。在本研究中，我们提出了一种根据导线长度确定提取频率的方法。我们通过实验证实，通过使用所提出的代表性频率对布线进行建模，可以为各种布线结构和输入脉冲再现高精度波形。我们研究了时序分析中的等效门输入波形。一般门输入波形的形状用通过两个参考电压时的时间差来表示，信号到达时间为信号通过电源电压50%点的时间。然而，这种传统方法无法解决VDSM工艺中出现的串扰、阻容屏蔽效应和电感等问题。因此，我们考虑了一种延迟计算方法，其中确定并传播等效波形，而不受波通过 50% 点的时间的限制。该方法可以显着改善VDSM问题带来的延迟误差。