低消費電力1GHz波形記憶集積回路の開発研究

低功耗1GHz波形存储集成电路的研发

基本信息

批准号：
16028219
负责人：
田中真伸
金额：
$ 1.66万
依托单位：
High Energy Accelerator Research Organization
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research on Priority Areas
财政年份：
2004
资助国家：
日本
起止时间：
2004 至 2005
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-16028219/
关键词：
高速アナログメモリ 1GHz 波形記憶

项目摘要

本研究では素粒子実験で使用される高速動作が可能な波形記憶集積回路に関しての低消費電力、高速動作、大容量化、高精度化に関する研究開発を行う。光電子増倍管などを使用した放射線検出器は時間情報とアナログ情報を抽出する事が要求され、波形記録を行えば同時に2つの情報が得られ、かつ粒子崩壊チェーンなどの付帯情報も測定できるメリットを持つ。しかし、上記の回路を製作した場合、現状では低消費電力、高実装密度、高速度、大記憶容量の要求を全てを満足するものが存在せず問題であった。この研究終了後上記特徴を持った集積回路をドリフトチェンバー読み出し用及びK中間子、μ粒子崩壊観測用などの加速器実験に対して容易に適用できるようにする。製作したものは2種類で、それぞれ高速用と高精度用に分かれている。内部回路は遅延がコントロールされている遅延回路とそれによって動作するアナログメモリに別れており、遅延回路を1nsecにコントロールすることで等価的に入力アナログ信号を1GHzでサンプルしたことを実現している。今回アナログメモリの段数を増やすためにいくつかの問題が出てくるのはわかっているためこれについての対策も講じている。ひとつは入力容量の低減であり、もうひとつはアナログメモリのメモリごとの電圧オフセットばらつきの低減である。これらを回路構成とレイアウトに注意を払うことで多段のアナログメモリを製作しどちらが性能が出るかを評価し回路構成決定し、性能を確認できた。またノイズを低減するためのレイアウト技術も蓄積された。

该研究和开发将针对低功耗，高速运行，高容量和高精度，用于波形内存集成电路，这些电路可以高速运行，该电路用于基础粒子实验。使用光电倍增管等的辐射检测器需要提取时间信息和模拟信息，并且通过执行波形记录，可以同时获得两部分信息，并且可以测量其他信息，例如粒子衰减链等其他信息。但是，当上述电路制造时，目前尚无问题满足低功耗，高安装密度，高速和较大存储容量的所有要求。研究完成后，具有上述特征的集成电路可以轻松地应用于加速器实验，例如漂移室读数，K-Meson和μ粒子衰减观测值。有两种类型的产品制造，每种产品都分为高速和高精度。内部电路将其分为一个延迟电路，并通过控制延迟和模拟内存，并通过将延迟电路控制为1NSEC，输入模拟信号在1GHz处进行等效采样。我们知道这次会有一些问题来增加模拟记忆阶段的数量，因此我们也正在采取措施解决此问题。一个是输入电容的减小，另一个是模拟内存中每个内存的电压偏移变化的降低。通过关注电路配置和布局，我们产生了一个多阶段模拟内存，评估了哪种性能更有效，决定了电路配置，并确认了性能。布局技术也已积累以减少噪声。