次世代メモリの研究を飛躍的に促進する電気的特性の統計的計測プラットフォーム技術

显着促进下一代存储器研究的电气特性统计测量平台技术

基本信息

批准号：
22K20422
负责人：
間脇武蔵
金额：
$ 1.83万
依托单位：
Tohoku University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Research Activity Start-up
财政年份：
2022
资助国家：
日本
起止时间：
2022-08-31 至 2024-03-31
项目状态：
已结题

项目摘要

本研究の目的は、次世代メモリ材料等の創出に資する電気的特性の統計的計測を行う新規大規模テスト回路を提案・作製し、短ターンアラウンドタイム・低コストでの半導体素子の試作及び統計的評価を可能にするプラットフォーム技術を確立することである。まず電気的特性の統計的計測を行う新規大規模テスト回路の試作品を設計し、半導体製造プロセスを用いて作製した。テスト回路には動作原理検証用ポリシリコン抵抗素子を搭載し、追加製造プロセスによるメモリ素子の形成を行うことなく、回路の動作検証を行うことを可能にした。この試作品テスト回路の動作検証の結果、テスト回路が問題なく動作することを確認した。さらに検証用ポリシリコン抵抗素子の抵抗値を、配線等の寄生抵抗の影響を極力排除しながら計測することに成功した。また追加製造プロセスを行いメモリ素子の試作を行い、追加プロセスによるメモリ素子形成が十分に可能であることを確認している。今後、追加製造プロセスによって次世代メモリ材料を形成し、短ターンアラウンドタイム・低コストでのメモリ素子の試作、及び電流・抵抗といった電気的特性の統計的評価手法の実証を行う。この実証をもって、次世代メモリの評価プラットフォーム技術として確立する。またプラットフォーム技術を利用して、次世代メモリに適した材料の選定及び高性能なメモリ素子を作成するための指針を明らかにする。さらに次世代メモリの信頼性評価のため物理現象に則った故障原因について調査を行う。

这项研究的目的是提出和制造一个新的大规模测试电路，该电路统计地测量电气特性，有助于创建下一代记忆材料等，并建立一种平台技术，以在短时间和低成本和低成本和低成本和低成本下对半导体设备进行原型和统计评估。首先，设计了新的大型测试电路的原型，以对电气特性进行统计测量，并使用半导体制造过程制造。测试电路配备了多硅电阻元件，用于验证操作原理，从而可以通过额外的制造过程核实电路而无需形成内存元件。通过验证该原型测试电路的操作，确认测试电路在没有任何问题的情况下运行。此外，我们成功地测量了多硅抗性元件的电阻值进行验证，同时消除了尽可能多的接线等寄生阻力的影响。此外，还进行了额外的制造过程，并执行了原型内存元素，以确认可以使用附加过程来形成内存元素。将来，将通过其他制造过程以及在短时间和低成本下的原型内存设备来形成下一代记忆材料，以及电流和电阻等电气特性的统计评估方法。通过此演示，我们将将其确定为下一代内存评估平台技术。它还使用平台技术来阐明用于选择适合下一代内存并创建高性能内存元素的材料的准则。此外，为了评估下一代记忆的可靠性，将根据身体现象研究失败的原因。