画像認識処理向け動的分散並列パイプライン機構の研究

图像识别处理动态分布式并行流水线机制研究

基本信息

批准号：
18K04287
负责人：
有本和民
金额：
$ 1.66万
依托单位：
Okayama Prefectural University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2018
资助国家：
日本
起止时间：
2018-04-01 至 2024-03-31
项目状态：
已结题

项目摘要

本研究は、ソフトウエアとハードウエアFPGAソリューションによる協調設計をベースに、ヘテロジニアスマルチコアアーキテクチャと省電力化に有効なノーマリオフコンピューティング技術を用いて、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク (NN) 推論処理を実行するために、高い電力効率のFPGAデバイスを使った推論処理アクセラレータとそのハードウェアプラットフォーム基盤技術を確立することを目的とする。今年度は、複数のセンサ情報（センサフュージョン）を入力とするエッジAIコンピューティングにおいて、高精度の認識処理を評価ターゲットとし、エッジデバイスで低消費電力・低レイテンシのニューラルネットワーク推論処理を実行を目指した。推論処理アクセラレータとしてXilinx ZCU102開発キット環境を使用し、1次元時系列データ（センシングデータ）用のニューラルネットワーク (NN) モデルについて組み込み用アーキテクチャを検討し、FPGAへの実装トライアルを実施した。回路の高速化に向けては、昨年度まで検討していた分散並列パイプライン処理アルゴリズムとエッジAIコンピューティングのハードウエアアクセラレーションアーキテクチャ設計の実装に取り組んだ。組込みセンサフュージョン対応AIモデルの高密度FPGA実装、メモリリソース削減による外部メモリであるDDRを利用しない構成での高速、低レイテンシを目指した実装設計を推進した。

这项研究是基于与软件和硬件FPGA解决方案的协调设计，使用Heterojinia SmartCore架构和非Malio -foff Computing Technologies，可有效节省动力，低功耗和低延迟功能，以便使用Edge Edge设备。执行推理处理，目的是使用高功率效率FPGA设备及其硬件平台基础架构技术建立推理处理加速器。今年，在输入多个传感器信息（传感器融合）的边缘AI计算中，高精确识别处理是评估目标，旨在实施低功率消耗和低张力神经网络推理。使用Xilinx ZCU102开发套件环境作为推理加速器，我们检查了一个及时数据（传感数据）的神经网络（NN）模型的合并架构，并在FPGA中实施了实施试验。为了加快电路的速度，我们致力于为分布式的平行管道处理算法和边缘AI计算实施硬件空气加速器架构设计，这是我们去年一直在考虑的。构建-in -IN传感器融合兼容AI模型的高密度FPGA实现，实现设计旨在使用不使用DDR的配置，该设计旨在使用DDR，这是由于记忆减少而导致的外部内存晋升。