Synergistic Integration of Novel Superconductor Electronics for Energy-Efficient Computing Accelerators

用于节能计算加速器的新型超导电子器件的协同集成

基本信息

批准号：
21K04191
负责人：
アヤラクリストファー
金额：
$ 2.58万
依托单位：
Yokohama National University
依托单位国家：
日本
项目类别：
Grant-in-Aid for Scientific Research (C)
财政年份：
2021
资助国家：
日本
起止时间：
2021-04-01 至 2024-03-31
项目状态：
已结题

来源：
https://kaken.nii.ac.jp/en/grant/KAKENHI-PROJECT-21K04191/
关键词：
superconductor crypto computing adiabatic sfq aqfp cryotron nanowire monolithic integration energy-efficient accelerators

项目摘要

In this year we investigated the co-integration of different superconductor logic families in a hybrid manner. We developed a standard cell layout architecture for building hybrid AC/DC-biased logic circuits (10.1109/TASC.2023.3258366). This cell layout architecture is the groundwork in which we can assemble different logic families together on the same chip with appropriate interfacing circuits in a very systematic manner. Next, we developed an demonstrated logic interfacing circuits to exchange data between logic families (10.1109/TASC.2023.3244147). This updated design is more robust compared to previous iterations and even uses a more modern manufacturing process. Then, we developed low-latency hybrid serializers/deserializers (10.1109/ACCESS.2022.3230447). These circuits serve as facilities for data communication between components as well as off-chip transmission. These are excellent examples of synergetic integration between different logic families leveraging their respective strengths. We also looked at important details for scaling up our technology such as issues with signal integrity (10.1109/TASC.2023.3239828) and large-scale clock skew (10.1088/1361-6668/aca3d6). We proposed a candidate architecture for a cryptoprocessor for hybrid integration and demonstrated a major component up to 7 GHz. The work was selected to be featured in Superconductivity News Forum (SNF), Issue No. 52, March 2023.

今年，我们以混合方式研究了不同超导逻辑系列的协同集成。我们开发了一种标准单元布局架构，用于构建混合 AC/DC 偏置逻辑电路 (10.1109/TASC.2023.3258366)。这种单元布局架构是我们可以通过适当的接口电路以非常系统的方式将不同逻辑系列组装在同一芯片上的基础。接下来，我们开发了一个演示的逻辑接口电路，用于在逻辑系列之间交换数据 (10.1109/TASC.2023.3244147)。与之前的迭代相比，这种更新的设计更加稳健，甚至采用了更现代的制造工艺。然后，我们开发了低延迟混合串行器/解串器（10.1109/ACCESS.2022.3230447）。这些电路用作组件之间的数据通信以及片外传输的设施。这些都是不同逻辑系列之间利用各自优势进行协同集成的绝佳示例。我们还研究了扩展技术的重要细节，例如信号完整性问题 (10.1109/TASC.2023.3239828) 和大规模时钟偏差 (10.1088/1361-6668/aca3d6)。我们提出了一种用于混合集成的加密处理器候选架构，并演示了高达 7 GHz 的主要组件。该作品被选为超导新闻论坛 (SNF) 专题报道，第 52 期，2023 年 3 月。

项目成果

期刊论文数量（24）

专著数量（0）

科研奖励数量（0）

会议论文数量（0）

专利数量（0）

Energy-Efficient Superconductive Integrated Circuits Based on Adiabatic Quantum-Flux-Parametrons: Towards Large-Scale and High-Dense Integration

基于绝热量子通量参量子的节能超导集成电路：迈向大规模高密度集成

DOI：
发表时间：
2022
期刊：
影响因子：
0
作者：
Ayala Christopher L;Yoshikawa Nobuyuki
通讯作者：
Yoshikawa Nobuyuki

Adopting a standard track routing architecture for next-generation hybrid ac/dc-biased logic circuits

采用下一代混合交流/直流偏置逻辑电路的标准轨道布线架构

DOI：
发表时间：
2022
期刊：
影响因子：
0
作者：
Schindler Lieze;Ayala Christopher L.;Yoshikawa Nobuyuki
通讯作者：
Yoshikawa Nobuyuki

Demonstration of Interface Circuits for Adiabatic Quantum-Flux-Parametron Cell Library Using an Eight-Metal Layer Superconductor Process

使用八金属层超导体工艺演示绝热量子通量参量电子元件库的接口电路

DOI：
10.1109/tasc.2023.3244147
发表时间：
2023
期刊：
影响因子：
1.8
作者：
Hironaka Yuki;Meher Sukanya S.;Ayala Christopher L.;He Yuxing;Tanaka Tomoyuki;Habib Mustapha;Sahu Anubhav;Inamdar Amol;Gupta Deepnarayan;Yoshikawa Nobuyuki
通讯作者：
Yoshikawa Nobuyuki

Overcoming Integration Challenges in Adiabatic Superconductor Electronics for Energy-Efficient Computing

克服绝热超导电子器件的集成挑战以实现节能计算

DOI：
发表时间：
2022
期刊：
影响因子：
0
作者：
Ayala Christopher L.
通讯作者：
Ayala Christopher L.

Demonstration of Interface Circuits for Adiabatic Quantum-Flux-Parametron Cell Library Using an Eight-Metal Layer Superconductor Process

使用八金属层超导体工艺演示绝热量子通量参量电子元件库的接口电路

DOI：
发表时间：
2022
期刊：
影响因子：
0
作者：
Hironaka Yuki;Meher Sukanya S.;Ayala Christopher L.;He Yuxing;Tanaka Tomoyuki;Habib Mustapha;Sahu Anubhav;Inamdar Amol;Gupta Deepnarayan;Yoshikawa Nobuyuki
通讯作者：
Yoshikawa Nobuyuki